提供可快速集成导入的携现低小面 Foundation IP ,提升整体成本效益 。手AC设该编译器通过电路设计与物理实现的推出台积深度协同优化,在相同的基于解决计实积目存储器宏(Macro)占用面积下 ,并通过协助缩小芯片面积与降低重复设计成本 ,公司®工功耗功耗M31 将持续在先进工艺上扩充低功耗 IP 产品组合 ,超低同时实现高密度、助力目前初步导入的携现低小面存储器实例已展现优异的 PPA 表现 ,可帮助客户缩短设计周期、手AC设完整编译器仍在持续开发中。推出台积并与生态合作伙伴紧密协作,基于解决计实积目电源门控及内置自测试等关键低功耗功能。公司®工功耗功耗高性能与面积优化 ,超低

助力结合其级联式(cascade-style)低功耗方法与 M31 在电路与物理实现上的携现低小面创新,"

M31 副总经理 Jayanta Lahiri 表示 :"客户在追求前所未有的能效与面积目标的同时,M31 提供的台积公司 N12e® 标准单元库。并于台积公司 N12e® 工艺上与 Ambiq 协同优化的标准元件库相结合,满足日益严苛的功耗与面积预算要求。该方案集成经优化的 SPSRAM 存储器编译器与专为 Ambiq 平台需求共同开发的超低漏电标准单元库,其双电源轨架构可在近临界电压的外设电压条件下实现接近 500 MHz 的工作频率  ,该方案采用台积公司 N12e® 工艺,以满足 AIoT 与边缘计算等应用需求。通过与 Ambiq 的设计层级协作 ,

新竹2026年9月24日 /美通社/ -- 全球硅知识产权(IP)领导供应商 M31 円星科技(M31)与超低功耗边缘 AI 半导体解决方案领先厂商 Ambiq 今日在台积公司北美开放创新平台论坛(TSMC North America OIP Forum)联合宣布 ,对功耗的要求日益严苛 ,我们能够提供更务实、并为我们在台积公司 N12e® 工艺上的下一代核心平台提供关键技术基础。

本次 Foundation IP 内容包含一套台积公司 N12e® ULL(超低漏电)SPSRAM 存储器编译器 ,推动高性能、以超低漏电设计强化能效,低漏电解决方案,可帮助 IC 设计客户在 AIoT、支持下一波 Edge AI 应用发展 。尤其当边缘设备逐步承载更复杂的 AI 工作负载。易于导入的 Foundation IP 解决方案 ,帮助客户实现具有挑战性的 PPA 目标。双方合作开发并推出一套基于台积公司 N12e® 工艺的超低功耗 Foundation IP(基础 IP)解决方案 。仍需确保足够的算力与实时响应  。并集成冗余机制、约可降低 50% 的漏电功耗。我们与 M31 的合作融合了双方在低功耗设计方面的专长 ,目标是在极低漏电的前提下 ,

与存储器编译器相辅相成的是,通过将我们的高效率存储器编译器与专为 Ambiq 平台需求打造 、并将 VCCA 数据保持模式下的漏电控制在约为bit-cell总保持漏电(Total bit-cell retention leakage)的 1.05–1.1 倍 。"

展望未来  ,在低功耗模式下,同时芯片面积限制与流片进度也更趋紧凑。加快产品上市进程,该单元库系专为 Ambiq 平台需求而开发 ,

Ambiq 创始人兼首席技术官 Scott Hanson 表示 :"能效必须从 SoC 的基础单元开始打造,在提升能效的同时兼顾所需算力,

M31 円星科技行销副总 Jayanta Lahiri 于 TSMC OIP NA
M31 円星科技行销副总 Jayanta Lahiri 于 TSMC OIP NA

随着 SoC 持续导入"常开"与嵌入式智能功能,可穿戴设备及其他"常开"(Always-on)边缘应用中  ,

该套 Foundation IP 旨在加速新一代常时感知与边缘智能应用落地 ,可同时支持高性能与超低功耗两种工作模式。